2020年英特尔架构日让您瞥见更光明的未来

英特尔正处于整个公司范围内的重大转变中，该转变几乎改变了公司的所有工作方式。去年，当英特尔在2019年架构日进行了一系列重要披露时，这些变化才真正开始显现出来。英特尔在过去的一两年中表现不佳，尤其是在台式机，移动设备和服务器CPU领域，尽管在这些领域的竞争中失去了一些份额，但仍然超出了预期。

由于COVID-19，今年的架构日是100％虚拟的，但是披露的数量比以往任何时候都要多，这确实表明，即使Intel可能采用7纳米制程，但Intel仍遥遥领先。在英特尔2020年架构日，公司继续沿着英特尔去年启动的六大支柱前进，重点关注公司的关键优势领域以及它如何以及将继续发展成为半导体行业的强者。

10nm工艺节点和SuperFins

英特尔的工艺节点一直为公司苦苦挣扎，延迟都推迟到了10纳米和现在的7纳米，但是对14纳米和10纳米工艺都进行了许多节点内性能改进。该公司仍然从根本上依靠自己的工艺节点技术来制造其芯片。尽管并非所有芯片都如此，但英特尔确实将某些芯片外包给了台积电，但英特尔的晶圆厂以及这些晶圆厂提供的工艺节点仍然对公司目前的成功至关重要。这是英特尔继续对自己的FinFET重新进行创新的地方，该公司最初在22nm上推出了FinFET。

英特尔正在通过多种栅极创新来完善和重新定义FinFET，包括改进的栅极间距和改进通道移动性和驱动电流的工艺。英特尔还创建了所谓的这些SuperFins，它们具有超级MIM（金属绝缘体金属）电容器，可以将MIM电容提高5倍，而英特尔称其为将通孔电阻降低30％的新型薄壁垒。所有这些FinFET创新和对FinFET外观的重新设计导致了世界上最快甚至不是最快的晶体管。

实际上，英特尔在10nm工艺和体系结构方面的改进是如此重要，以至于该公司声称比14nm的性能提高了近20％。借助14纳米，英特尔在每次刷新（+++）方面进行了大约4-5％的小幅度增量性能改进，在四种不同的CPU架构上总计达到约20％。英特尔通过一个步骤而不是四个步骤来实现这一目标，这使得向10nm的过渡比许多人意识到的重要得多。

英特尔考虑流程节点的方式也很重要，因为该公司不仅仅专注于行业其余部分一直在使用的术语。当然，这绝对是对英特尔有利的，但这也是因为英特尔正在寻找不同的方法来提高每瓦性能，而不必不断提高工艺尺寸或创造性测量的极限。实际上，英特尔已经透露，它已经计划创建增强的SuperFins，以进一步提高性能并带来新的互连创新，并针对数据中心进行了优化。

尽管在所谓的“5-6nm”工艺的密度上可能落后，但是如果您看一下英特尔全新的整个晶体管“堆栈”，它可能是业界最高的性能。接下来我们将讨论的WillowCove披露中对此进行了举例说明。

封装和互连

如前所述，英特尔还在封装和互连方面进行了创新，从而使其能够灵活地构建诸如英特尔的Lakefield处理器之类的产品。将来，英特尔期望使用TSV（通过衬底通孔）混合键合来减小管芯之间的间距，从而将芯片间距减小5倍（从50微米减小到10微米），从而实现更小，更简单的电路以及更低的功耗和电容。英特尔先前还公开了诸如Co-EMIB的封装技术，该技术允许将计算和内存管芯在同一芯片上水平（2D）和垂直（3D）堆叠，从而允许比单片生产的芯片大得多的芯片。除了Co-EMIB之外，英特尔之前还曾谈论过ODI，ODI仍在明确地追求这一点，与Foveros通过直接供电和更高带宽互连提供的功能相比，它可以实现更紧密的芯片3D集成。预计英特尔还将通过AlderLake将高性能的后续产品带入Lakefield，后者有望将英特尔的GoldenCove和Gracemont内核结合在一起，形成更高性能的混合体系结构。但是，这并不是Intel对封装和互连所做的限制，因为该公司计划将来向我们提供光纤IO，每条光纤的超高带宽为1Tbps。英特尔预计将提供比PCIeGen6更好的密度6倍的密度（预计要到2021年才能最终确定）。预计英特尔的光学IO的电源效率也将比PCIeGen6高50％，并且具有与电子IO相当的延迟。预计英特尔还将通过AlderLake将高性能的后续产品带入Lakefield，后者有望将英特尔的GoldenCove和Gracemont内核结合在一起，形成更高性能的混合体系结构。但是，这并不是Intel能够进行封装和互连的极限，因为该公司计划将来向我们提供光纤IO，每条光纤的超高带宽为1Tbps。英特尔预计将提供比PCIeGen6更好的密度6倍的密度（预计要到2021年才能最终确定）。预计英特尔的光学IO的电源效率也比PCIeGen6高50％，并且具有与电子IO相当的延迟。预计英特尔还将与AlderLake一起为Lakefield带来高性能的后续产品，AlderLake有望将英特尔的GoldenCove和Gracemont内核结合到一个更高性能的混合体系结构中。但是，这并不是Intel能够进行封装和互连的极限，因为该公司计划将来向我们提供光纤IO，每条光纤的超高带宽为1Tbps。英特尔预计将提供比PCIeGen6更好的密度6倍的密度（预计要到2021年才能最终确定）。预计英特尔的光学IO的电源效率也将比PCIeGen6高50％，并且具有与电子IO相当的延迟。但是，这并不是Intel对封装和互连所做的限制，因为该公司计划将来向我们提供光纤IO，每条光纤的超高带宽为1Tbps。英特尔预计将提供比PCIeGen6更好的密度6倍的密度（预计要到2021年才能最终确定）。预计英特尔的光学IO的电源效率也比PCIeGen6高50％，并且具有与电子IO相当的延迟。但是，这并不是Intel对封装和互连所做的限制，因为该公司计划将来向我们提供光纤IO，每条光纤的超高带宽为1Tbps。英特尔预计将提供比PCIeGen6更好的密度6倍的密度（预计要到2021年才能最终确定）。预计英特尔的光学IO的电源效率也将比PCIeGen6高50％，并且具有与电子IO相当的延迟。

与行业中设计和封装的未来有关，我认为许多公司将3D封装的芯片集成在一起，我感到英特尔很有能力，甚至是目前的领导者。我们将在几周后听到更多有关台积电活动的信息。3D是英特尔的长期战略和行业转变，我看不到今天的Lakefield代表未来的许多设计。功率和带宽的封装承诺令人信服，并且给人留下了最深刻的印象。

老虎湖和柳湾

TigerLake和WillowCove是Intel的新10nm架构，而TigerLakeSoC利用WillowCoveCPU架构。新的WillowCove架构利用了新的高性能SuperFin晶体管，这些晶体管可改善整体金属堆叠。WillowCoveCPU内核建立在SunnyCove架构成功的基础上，并且由于晶体管和架构的改进，使得电压和频率曲线完全相移，从而在内核电压和时钟频率方面提供了更大的动态范围。更大的动态范围意味着CPU性能比上一代提高了约20％。尽管WillowCove的体系结构细节有所限制，但英特尔表示已将缓存体系结构重新设计为更大的1.2MBMLC。英特尔还表示，已经实施了控制流执行技术，以防止针对返回/跳跃的攻击。也就是说，还有更多改进，其他将进一步详细说明英特尔如何在性能上提高近20％。

TigerLake似乎通过利用其6支柱战略来兑现英特尔一直希望实现的目标。它展示了如何使用WillowCove在CPU内核扩展中如何获得13-25％的性能提升，这一点非常重要，因为该内核将扩展到所有产品线，台式机，笔记本电脑和服务器。我认为，随着它增加更多的门和ASIC功能，我们将在其GPU和ML性能上看到更大的扩展。

老虎湖内的Xe-LP

TigerLake架构不仅仅是一个CPU。它还是不同结构，内存，协处理器以及现在的GPU的组合。在TigerLakeSoC上，英特尔还推出了基于该公司Xe图形架构的新型GPU，即IntelXe-LP，该芯片专门设计用于在15WTDP左右运行，但根据系统的不同，可以在10W至28W之间动态调整。设计。Xe-LPGPU旨在替代Intel的第11代图形架构，从技术上讲是Intel的第12代GPU架构，但有望取消Gen的命名方案并遵循Xe。TigerLake内的新Xe-LP支持多达96个EU（执行单位），并且欧盟范围超过第11个Gen并具有对成对的EU的共享线程控制，以提高效率。

新的Xe-LP被设计为XeGPU架构的基础级别，并且可以并且将被扩展到发烧级，数据中心甚至亿亿次HPC。与WillowCove一样，Xe-LP在时钟速度和电压方面都比Gen11显卡具有更大的动态范围，这意味着在相同的功率水平下，我们可以看到来自Intel的更快的GPU，或者在相同的功率水平下，可以看到更快的GPU。电压略高。我相信，TigerLakeSoC中的Xe-LPGPU看起来很有希望，足以以第11代即将完成的方式让竞争对手的入门级产品物有所值。但是，GPU市场在不断发展，我们预计今年GPU架构竞赛将有相当大的更新，特别是在Nvidia于9月发布GeForce声明的情况下。

Xe-LPGPU还具有一个新的媒体引擎，可将编码/解码吞吐量提高一倍，增加了AV1和HEVC屏幕内容编码支持，并可以在HDR/DolbyVision中播放8K60内容。Xe-LPGPU中的显示引擎具有四个显示管道，可支持双eDP，并支持DisplayPort1.4，HDMI2.0，Thunderbolt4和USB4Type-C作为输出。英特尔表示，它可以显示高达8K的视频，并支持HDR10和杜比视界（DolbyVision）以及高达12位的BT2020色深和360Hz自适应同步刷新率。英特尔告诉我们，Xe最多可以支持4倍压缩的4K60HDR，2倍4K120HDR或8K60HDR。这种架构还为英特尔首款独立GPUDG1提供了动力，该芯片已投入生产并有望于今年开始出货。

老虎湖的平台改进

除了提供公司历史上最快的10nm和最快的CPU和GPU内核之外，TigerLake还带来了许多其他令人欢迎的平台改进。前面提到过，具有双环微体系结构的一致性结构和最后一级缓存（LLC）有了很大的改进，LLC大小增加了50％。这导致相干结构带宽增加了2倍，这对于保持所有不同的内核，内存和GPU内核都获得数据很重要。实际上，英特尔通过支持高达86GB/s的内存带宽以及包含双内存控制器子系统，显着提高了内存带宽。这样，英特尔不仅可以增加对LP4x-4267MHz和DDR4-3200的支持，而且还可以在将来增加对LP5-5400的支持，这意味着英特尔

英特尔还提供了更新的GNA2.0（高斯和神经加速器），其设计用于低功耗神经推理。此内核最初将用于的常见应用程序之一是神经噪声消除，该功能可用于图像或声音，并导致GNA上的CPU利用率降低20％。在显示IO方面，英特尔正在尝试以更高的分辨率和质量添加对更多显示器的支持，Xe-LP的媒体和显示引擎功能可以清楚地说明这一点。为了实现这一目标，英特尔拥有专用的内存存储结构路径以维持服务质量。此连接可为内存提供高达64GB/s的同步带宽。6个IPUGen（图像处理单元）的设计旨在使TigerLake平台支持4K90的视频，最初支持4K30，而静态图像的支持高达42MP，最初支持27MP。

除了GNA2.0和显示IO外，英特尔还通过集成Thunderbolt4和USB4支持对整个系统IO进行了重大改进，从而使每个端口上的带宽高达40Gbps。尽管英特尔已经将Thunderbolt4集成到以前的体系结构中，但这将是第一个支持USB4的平台，并且应该是第一个支持USB4的平台之一。由于USB4和DisplayPort正在进行合作以提高兼容性和互操作性，因此这意味着英特尔可以通过Type-C支持显示，包括Type-C上的DPAlt模式以及Thunderbolt上的DP隧道。除Type-C连接器外，将来的PC将不再需要其他任何端口。实际上，我们开始看到一些高端笔记本电脑，例如戴尔的XPS17。除了支持USB4，英特尔还增加了对PCIeGen4的支持，这意味着英特尔最终将通过PCIeGen4赶超AMD，并将能够利用当今市场上存在的某些超高速NVMe驱动器。这是一个令人欣喜的改进，虽然从第一个SKU开始只有4倍通道，但我们预计英特尔将提供更多PCIeGen4通道，以用于可能使用独立GPU的高性能，高功率产品，例如H-系列。

在ML上，软件尤为重要，尤其是对于硬件而言，我很期待看到有关哪些软件可以真正利用新功能的更多详细信息。目前尚不清楚TigerLake在这方面是否与AMD4000竞争，因为这不是产品发布，但该公司似乎确实很好地扩展了TigerLake，并在需要的地方添加了新技术。

Xe体系结构更新

除了为服务器，嵌入式和移动应用程序设计的新Xe-LP之外，英特尔还透露，还会有Xe-HPG变体。Xe-HPG是第一个Xe-HPGPU的全新游戏优化变体，它采用了Xe-LP的每瓦性能架构，并将其与Xe-HP的规模相结合，可实现更大的配置并通过Xe-HP计算频率优化HPC。它将会有一个新的基于GDDR6的内存子系统，并且将具有硬件加速的光线追踪支持，并有望在2021年上市。有趣的是，如果您看一下英特尔架构日的幻灯片，您还会注意到XE-HPG将在外部代工厂制造，我们许多人都认为这很可能是台积电。在此之上，

英特尔还详细介绍了如何通过平铺方法扩展Xe-HP性能，每个GPU可以利用1至4个平铺方法来扩展Xe-HP的性能，以根据需要扩展性能，并且已经打开电源并已从实验室撤回。英特尔还详细介绍了Xe-HPC（PonteVecchio）的制造方法，因为它利用FOVEROS和Co-EMIB来组合以不同工艺制造的不同模具。基本图块和“RamboCache”图块将使用Intel的10nm制造，而计算图块将使用Intel的“NextGen”工艺以及外部晶圆厂制造。XeLink，I/O磁贴也将在外部制造，就像游戏玩家的Xe-HPGGPU一样。英特尔的SG1，DG1和TigerLake产品将全部由英特尔制造

尽管我喜欢在纸上看到的东西，但我保留对所有英特尔分立终端产品的判断，直到将终端产品投放市场为止。

如果您认为很多事情，可以说我们只讲了英特尔在架构日上谈论的内容的一半。

包起来…

所有这些主要架构的发展都是在英特尔当前失去一些CPU单元市场份额以及6个月7纳米延迟的背景下进行的，同时仍超出华尔街对多种收益的预期。在英特尔架构日之后，我对它的未来感觉更好，因为它没有忽略明显的晶圆厂问题，同时，有理由相信其在架构上，它有可能再次回到顶峰。

TigerLake似乎可以通过利用其6支柱战略来兑现英特尔一直希望实现的目标。它显示了如何使用WillowCove在CPU核心扩展上实现13-25％的性能提升，而且我认为我们将在其GPU和ML性能上看到更重要的扩展。当涉及到ML时，软件将非常重要，我期待看到有关哪些软件可以利用新功能的更多详细信息。尽管目前尚不清楚TigerLake如何直接与AMD竞争，因为这并不是其实际产品发布，但该公司似乎确实很好地扩展了TigerLake的性能，并在需要的地方添加了新的补充IO。

尽管英特尔可能在密度上落后于“所谓的”5-6纳米工艺，但如果您看看英特尔新的整个晶体管“堆栈”，它可能是最高的性能如WillowCove的披露所示。与行业中设计和包装的未来有关，我认为许多公司采用3D封装整合在一起的小芯片，我感到英特尔很有能力，甚至可以说是目前的领导者。这是一项长期战略和行业转移，我不认为LakefieldPPW可以代表未来许多设计，尤其是明年AlderLake即将推出时。英特尔致力于改善包装和IO的承诺是我看到他们在这种新的竞争环境中前进的最令人印象深刻的方式之一，并且应该会产生一些非常有趣的产品，例如Xe-HPC（PonteVecchio）。与往常一样，执行是关键。这不是产品发布，而是技术披露，